出典: フリー百科事典『ウィキペディア(Wikipedia)』 (2022/05/05 03:34 UTC 版)
「Athlon 64」の記事における「Venice(ヴェニス)」の解説
WinchesterにSSE3命令が追加され、メモリコントローラの改良により、4バンク搭載時のDDR400動作が可能になったもの。 尚、市場価格維持、もしくは歩留りなどの都合により、Athlon64 X2のManchesterコアの一方のコアを無効として、VeniceコアのシングルコアAthlon64として販売されている場合がある(リビジョンはDH-E4)。このような製品は、オリジナルのVeniceコアと比較して消費電力が小さかったり発熱が低く抑えられていると言われている。 リビジョン: DH-E3, DH-E6 製造プロセスルール: 90nm SOI L1キャッシュ: 64 + 64 KiB L2キャッシュ: 512 KiB 拡張機能: MMX, Extended 3DNow!, SSE, SSE2, SSE3, AMD64, Cool'n'Quiet, NX Bit 対応ソケット: Socket 754またはSocket 939 HyperTransport(Socket 754版): 800 MHz HyperTransport(Socket 939版): 1000 MHz コア電圧: 1.35 V または 1.40 V TDP: 最大67W リリース: 2005年4月4日 クロック周波数: 1800 - 2400 MHz
※この「Venice(ヴェニス)」の解説は、「Athlon 64」の解説の一部です。
「Venice(ヴェニス)」を含む「Athlon 64」の記事については、「Athlon 64」の概要を参照ください。