この記事は検証可能な参考文献や出典が全く示されていないか、不十分です。出典を追加して記事の信頼性向上にご協力ください。 出典検索?: "JTAG" – ニュース · 書籍 · スカラー · CiNii · J-STAGE · NDL · dlib.jp · ジャパンサーチ · TWL（2014年5月）

JTAG（ジェイタグ、英語: Joint Test Action Group）は、集積回路や基板の検査、デバッグなどに使える、バウンダリスキャンテストやテストアクセスポートの標準 IEEE 1149.1 の通称である。本来はこの検査方式を定めた業界団体（Joint European Test Action Group）の名称の略。当初JETAGであったがEuropeanが抜けJTAGとなった。

概要

半導体技術の進歩により集積回路チップのピン間隔も狭くなりプローブを立てての検査が困難になってきている。表面実装のBGAなどのパッケージに至っては、物理的に不可能である。そのため検査時に、チップ内部の回路を数珠繋ぎにし、内部状態を順番に読み出すしくみ（バウンダリスキャン（英語版））が考え出された。これをバウンダリスキャンテスト（boundary scan test）といい、それを規格化したのがJTAGである。1990年にIEEE 1149.1として標準化されている。

近年、検査目的だけではなく、組み込みシステムのソフトウェアのデバッグなどの目的で、ICEの一種として、CPUやFPGAにアクセスする手段としてJTAGが用いられるようになってきている。その場合、本来のICEの機能であるリアルタイム性の観測は、再現できない場合もある。

電気的特性

デイジーチェーン接続のJTAG (IEEE 1149.1)

1. TDI (Test Data In)
2. TDO (Test Data Out)
3. TCK (Test Clock)
4. TMS (Test Mode Select)
5. TRST (Test Reset) optional.

関連項目

• 半導体工学
• 集積回路
• オンチップ・エミュレータ
• インサーキット・エミュレータ
• Open JTAG

外部リンク

• JTAGチュートリアル JTAGアーキテクチャと新技術動向の概要
• IEEE 1149.1 Working Group IEEEオフィシャルワーキング・グループ
• IEEE STANDARD ASSOCIATION IEEE 1149.1規格書
• IEEE 1149.1 Testability IEEE 1149.1によるテスト手法

この項目は、電子工学に関連した書きかけの項目です。この項目を加筆・訂正などしてくださる協力者を求めています（Portal:エレクトロニクス）。