CPLDとは、プログラミングによって構造を改変することのできる電気回路であるプログラマブルロジック（PLD）の一種で、特にゲートの規模が大きく、複数の論理ブロックを複合した構造を持ったデバイスのことである。
CPLDは、複数のプログラマブルロジックと、それらの回路を接続する配線を搭載している。そのため「複雑な」（complex）プログラマブルロジックと呼ばれる。プログラマブルロジックは、回路の容量や規模の制限を気にすることなく設計することができる利点がある。ただし場合によってはゲートの使用効率が低下することもある。
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2022/10/10 22:51 UTC 版)
CPLD (Complex Programmable Logic Device)とは、プログラマブルロジックデバイスの一種で、PALとFPGAの中間の集積度を持ち、これら両方のアーキテクチャの特徴を持っている。CPLD で作られるブロックはマクロセルであり、これには加法標準形での表現とより特殊な論理的操作が実装されている。
PALと共通する特徴は以下のようである。
FPGAと共通する特徴は以下のようである。
CPLDとFPGAのアプリケーション上重要な違いのひとつに、CPLDはチップ上の不揮発性のメモリでコンフィギュレーションされている、ということがある。この特徴のために、CPLDは電源投入時のブートローダのためのデバイスとして使われている。典型的な例として、不揮発性メモリからFPGAへコンフィギュレーションデータをロードするのにCPLDを使う、というものがある。しかし、最新FPGA製品にはコンフィギュレーションメモリを組み込んだモデルも存在する。
CPLDは、それ以前に普及していたより小さな規模のPLA(これは最初にシグネティックスによって出荷された)やPALといったデバイスから進歩してきたものであり、PLAやPALは、プログラム機能を提供せずいくつかの汎用ロジックICをワイヤで接続することによってプログラムする方法から進歩してきた。
FPGAとCPLDのデバイスアーキテクチャ上の主な違いは、FPGAが内部的にはルックアップテーブル(LUT)をベースにしているのに対し、CPLDはチャネルレス型ゲートアレイ(SOG)による論理機能によっていることである。
出典: フリー百科事典『ウィキペディア（Wikipedia）』 (2021/02/08 22:49 UTC 版)
「プログラマブルロジックデバイス」の記事における「CPLD」の解説
CPLD (Complex Programmable Logic Device) は、PALやGALよりも規模の大きなPLDで数百のロジックエレメントから成り、殆どがEEPROMのアーキテクチャで構成される。内部構造として後述のPLD（1マクロセル）を複数集積し、それらを内部バスで接続した構成になっている。 書き込み方法 フラッシュROM EEPROM, EPROM Antifuse
※この「CPLD」の解説は、「プログラマブルロジックデバイス」の解説の一部です。
「CPLD」を含む「プログラマブルロジックデバイス」の記事については、「プログラマブルロジックデバイス」の概要を参照ください。
