2017-11-23 PYNQでDRNN Zynq / Xilinx #その他コンピュータ Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった U. of Birmingham team develops fixed-point Deep Recurrent Neural Network using Theano, Python, PYNQ, and Zynq 論文：The implementation of a Deep Recurrent Neural Network Language Model on a Xilinx FPGA github githubは、論文の筆頭者Yufeng Haoさんがやっているみたい。 PYNQのOverlayとしてDRNNを実装しています。 感じになっています。 DMAとしては、Xilinx社のDMAを入力と出力に接続しています。 RDNN自体は、AXI4 Stream I/Fで入力、出力しています。実装は、Verilog HDLです。ここにあります。 PYNQに実装したので、Jupyter notebookでこのDRNNを使った処理ができるんですよね。
