Xilinx AXI VIPを使ったスレーブとして、マスタを検証するって！

engineerの戯言 : Twitter、Slideshare
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

Validating a master AXI4 interface using the Verification IP as a slave
Validating a master AXI4 interface using the Verification IP as a slave(part 2)

テストベンチの部分

引用
    // Declare agent
    design_1_axi_vip_0_0_slv_mem_t      slv_mem_agent;

    initial begin
        //Create an agent
        slv_mem_agent = new("slave vip agent",DUT.design_1_i.axi_vip_0.inst.IF);
 
        // set tag for agents for easy debug
        slv_mem_agent.set_agent_tag("Slave VIP");
 
        // set print out verbosity level.
        slv_mem_agent.set_verbosity(400);
 
        //Start the agent
        slv_mem_agent.start_slave();
    end

design_1_axi_vip_0_0_slv_mem_tというAXI Slave VIPクラスを使っていますね。

Xilinx AXI VIPについては、こちらをどうぞ！