Intel Hardware Accelerator Research Program (HARP) チュートリアル

Vengineerの戯言 : Twitter、Slideshare
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

Intel Hardware Accelerator Research Program (HARP) チュートリアルというのが、
Twitterに流れてきたんだけどね。

Intel Hardware Accelerator Research Program (HARP)って、
昨年のFPGAエクストリーム・コンピューティング 第8回、
FPGA-XでのLT「Xeon+FPGAへの妄想」でも紹介した Xeon + FPGA のことです。

で、Google君に聞いたら、見つけました。。。

rapid-design-methods-for-developing-hardware-accelerators

引用
　　Describing design memory interfaces and SystemC module 
　　and process structure in a Python-based DSL like this,

にあるように、デザインはSystemCだけど、構造記述はPythonベースのDSLだって。

で、合成ツールは、これによると、

　Cadence® C-to-Silicon Compiler tool version 14.2 and a Cadence Stratus™ HLS 

が必要だって。。。
でも、アカデミックユーザだと、
Cadence University software program が使えるだって。