以下の内容はhttps://vengineer.hatenablog.com/entry/71057568より取得しました。


Jetson TX2


Pascal搭載のTegraから9ヶ月。




devblogs.nvidia.com/parallelforall/wp-content/uploads/2017/03/Tegra_Parker_Block_Diagram.png <= この図によると、
左上の「CPU switch fabric (Coherent)」にDenver2(CPU Cluster)とCortex-A57(CPU Cluster)と
SysRAM/TZRAM、System fabric、Memory COntroller w/ECCに接続しています。

Memory Controllerは、32bit / 64bit / 128bit の LPDDR4 が接続可能です。



以上の内容はhttps://vengineer.hatenablog.com/entry/71057568より取得しました。
このページはhttp://font.textar.tv/のウェブフォントを使用してます

不具合報告/要望等はこちらへお願いします。
モバイルやる夫Viewer Ver0.14