Vivado HLS v2015.1

@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

Vivado Design Suite User Guide High Level Synthesis UG902(v2015.1)

694ページのユーザーマニュアル。

一章だけで、250ページもあります。

3章にOpenCL APIを使ったテストベンチの記述方法があります。

引用
Vivado HLS synthesizes an OpenCL API C kernel. However, it cannot use the remaining OpenCL API C code, typically referred to as the host code, as the design test bench. Instead, Vivado HLS uses a standard C test bench to verify the OpenCL API C kernel

にあるように、一般的なOpenCLのホストコードではないようです。

また、OpenCL APIのコードは合成すると、AXI4 Liteのインターフェースになるようです。

Vivado HLSを使った事例は、FPGAの部屋にいっぱいアップされています。

v2014.4とv2015.1では、残念ながら最新のv2015.1の方が悪い結果になっているようです。