以下の内容はhttps://vengineer.hatenablog.com/entry/69213361より取得しました。


SystemVerilogハッカソンを開催します


Design Solution Forumの申し込みが始まっています。

基調講演後、4トラック(Design、Verification、Soft+FPGA、Solution)
特別トラック(SystemVerilogハッカソン)で行われます。

各トラックでは、4つのユーザー事例発表、トークセッション(パネルディスカッション)

特別トラックのSystemVerilogハッカソンでは、事前登録制です。
希望者にはSystemVerilogをサポートするシミュレータのライセンスが利用できます。
当日は、個室にて終日SystemVerilogと戯れることができます。
場所と運営の関係上、参加人数に制限があります。ご了承ください。



以上の内容はhttps://vengineer.hatenablog.com/entry/69213361より取得しました。
このページはhttp://font.textar.tv/のウェブフォントを使用してます

不具合報告/要望等はこちらへお願いします。
モバイルやる夫Viewer Ver0.14