RISC-V

@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

ARMがx86に変わってCPUの世界で主流になろうとしている。

先週、RISC-Vがちょっとした話題になった。
EEtimesの記事、RISC-V: An Open Standard for SoCs、The case for an open ISAの著者には、なんとあのDavid Pattersonさんが。

x86のCPUコアの開発は、ほぼできない。
ARMのCPUコアの開発は、ライセンスを結ばないとできない。
IBM(OpenPower)のCPUコアの開発は、ISAのライセンスフィーが必要。

RISC-Vは、ISAもオープン。

RISC-Vのアドレッシングは、32/64ビットだけでなく、128ビットもサポート。
エコシステムでは、GCC、LLVM、Linux、QEMUを既にサポート。
ハードウェアのコアもRocket Core Generatorにて生成できる。

おっと、SoCを開発するには、CPUコアだけじゃない。ペリフェラルが必要。
この部分はどうなるのだろうか？
多くのSoCがARMを採用するのは、CPUコアだけでなく、SoCとしてのエコシステムを利用したいから。