Vivado HLSのビデオ

@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

とあるきっかけから、Vivado HLSのビデオをYoutubeで見ています。
最初のふたつを見ると、だいたい雰囲気が分かります。

Getting Started with Vivado High-Level Synthesis
Vivado HLS Technical Introduction
Vivado High Level Synthesis
Xilinx HLS #1: Smartcard Reader
Specifying AXI4 Interfaces for your Vivado HLS Design
Getting Started with Vivado High-Level Synthesis

まだまだあります。

Youtube Vivado HLS

で検索してみてください。

ビデオを見てわかったこと。

    1). ツール内でCのシミュレーションができる。
    2). C/RTL Simulationでは、SystemCでシミュレーションができるのでHDL Simulatorが無くてもOK。
    3). プラグマで引数に属性を付け、インタフェース部を指定できる。
    4). 生成したRTLは、IP-XACTなどでExportし、Vivadoなどに取り込める。

便利だわ。

UG902:日本語のユーザーガイド(361頁)もあります。

Vivado Video Tutorialsが便利です。

検証、Verification、FPGA、HLS