SoC検証には、Hardware Assisted Verificationが必要と？

@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

EETimesの記事、
Can Hardware-Assisted Verification Save SoC Realization Time?

SoCの検証には、Hardware-Assisted Verificationが必要と。
そのためにエミュレータやFPGA Prototypingが必要になるのですが、
これが高い。本当に高いのです。
何故なら、SoCの規模がめちゃくちゃ大きくなったから、
それを入れるためには、エミュレータやFPGA Prototypingもデカくなるから。

それでも利用するのは、SoC開発が半導体だけでなく、
ソフトウェア開発も必要になり、そのために必要な開発費が莫大になるからです。

そうして開発したSoCは数百万個ではなく、1000万個以上売れないと元取れません。