2012-10-09 OpenCL => AutoESL FPGA #技術職 Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Enabling Development of OpenCL Applications on FPGA platformsは、修士論文です。 OpenCLからAutoESLが理解できるCコードに変換し、そこからHDLに持っていき、Xilinxに実装する。 生成されるHDLは、システムの一部(ある処理)になるようです。 Alteraは、OpenCLコードを直接、HDL(Verilog-HDL)に変換しますが、こういうパスもありですね。 こういうのって、Source-to-Source Compilerって言うのでしょうか？ 検証、Verification、FPGA
