2012-05-11 DesignPlayer Platform IP-XACT #技術職 Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった @marsee101 さんに教えてもらったDesignPlayer Platform、凄い。 既存HDLコード(Verilog HDL/VHLD)からIP-XACTファイルが生成できます。 その逆のIP-XACTファイルからHDLコード(Verilog HDL/VHDL)が生成できます。 このツール群、なんといっても、無料です。 Brigid- Unified Unified platform for VHDL and Verilogを見れば、どんな感じかがわかります。 検証、Verification、IP-XACT
