DESIGN Westにて

Verification Evangelistの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

Focus shifts to software for FPGA SoCs at DESIGN Westでは、
AlteraのOpenCL、XilinxのZynq、MicroSemiのCortex-M4について、書かれています。

AlteraのOpenCLの件では、先日発表があったgoHDRについてもちょこっとあります。

この記事の中で

Altera's OpenCL-to-ESL flow

というのは、ちょっと違和感があります。

OpenCLからHDL codeを生成するのですから、

Altera's OpenCL-to-HDL flow

が正しいのではないでしょうか？

検証、Verification、FPGA