テストベンチ入門編？

Verification Evangelistの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

EETimesにHow to build a self-checking testbenchがアップされています。

記事の最初にあるように、XilinxのXcellが元記事です。

引用、
Editor’s Note: This article first appeared in the Winter 2012 edition of Xilinx's quarterly Xcell Journal magazine, and is reproduced here with their kind permission

著者は、Xilinxのトレーニング担当の人。なので、この記事には納得です。

記事内の用語については多少違いますが、内容としてはGoodです。ただし、入門編として。

基本的なことは書いてありますでの、今年のニューフェースにはいいのではないでしょうか？

これが理解できたら、JanickさんのWriting Testbenchesを読みましょう。
第二版であれば、SystemVerilogが無くてもいいのです～から。
書籍としは結構お高いのですが、まだでも取り扱っています。

検証、Verification、FPGA