Book ： Advanced Verification Topics、5章

Verification Evangelistの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

Advanced Verification Topicsの5章、
Developing Acceleratable Universal Verification Components (UVCs)を読みました。
内容的には、Cadenceのエミュレータ(Palladium)でUVCsを使うためにどうすればいいのかというものです。
(UXE User's Guideに書いてあるようです)。

ケイデンスのUVCでは、Sequencer/Driver/Monitorの3つを1つの単位としていますが、
これにCollectorを追加した4つを1つの単位にしたものを基本とするようです。

シミュレータとエミュレータは、SCE-MIで接続します。これは基本です。

MentorのTransaction-Based Testbench Methods Speed Veloce Hardware Accelerationと同じことです。
SynopsysのFPGA-Based Prototyping Methodology Manualでも同じです。

UVM Acceleration Packageというものを使うことで、シミュレータとエミュレータ間の接続を行うようで、
そのための各種モデル(SystemVerilogおよびe)などの説明もあります。

UXE User's Guideを読めるのであれば、本章を読む必要は無いと思いますが、
そうで無い人にとっては、この章は有益だと思います。

ということで、Verification Engineerは、読むべきでしょう！

検証、Verification、SystemVerilog、UVM、Cadence

P.S
EVEのZEMI-3はDPIを使うので違います。