JSNUG2011 : UMRBusはPCIeで接続？

Verification Engineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

JSNUG2011(SYNOPSYS USERS MEETING 2011の

     ・ Platform Architech SystemC バス・ライブラリとHAPS FPGAプロトタイプによる性能見積り
     ・ FPGAを使用したSoCデザイン検証環境の実現
    事例
      ・ HAPSを用いた高速HW/SW協調検証環境の構築事例

に、頻繁に出てきたUMRBusって、買収したCHIPitの技術なんですね！
そして、PC側に差し込むPCIeボードからは直にPCIeの信号がFPGAボードに行っています。

この資料の9/10ページの写真を見ると、そうなんです。

HAPSへの接続には、PCIeコア入りにFPGAで受けないといけないのですね…
シングル転送が遅い理由がわかりましたよ！

検証、Verification、Synopsys