Verification Academy ： iTBA

Verification Engineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

The Verification AcademyのIntelligent Testbench Automationを見ました。

        ・iTBA Primer                           (24:37)
　　・Introduction to iTBA                  (22:24)
　　・UVM/OVM Environment                   (14:45)
　　・Combining Rule Graphs and Constraints ( 8:37)

Introduction to iTBAの中のCode Generation Optionsによると、

　　・AAAA sequence
　　・BBBB class/module
　　・CCCC struct
　　・DDDD code or EEEE class

を吐き出せるようです。ほぼ何でもOK！ということね！。すばらしい。

先日のMentorのセミナーでも、iTBAを使ってUVMと繋げることを説明していましたね！

なかなかいいツールだと思います。使ってみたいが、、、、

検証、Verification、Mentor、SystemVerilog、UVM、Unified Verification Methodology