2010-08-05 UVM ： 1.0 への道 (Day 2) UVM #技術職 Verification Engineerの戯言 : SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった DennisのTwiiterによると、#Accellera #viptsc の2日目は、 内容は、TLM portionとRegister Package 検証、Verification、Cadence、SystemVerilog、UVM、Unified Verification Methodology
