はじめに

Xに下記のような投稿が流れてきました。

$INTC TPU v9 - Packaging w/ EMIB tech on 18A-P / 14A node 🇺🇸👀

Both MediaTek and $AVGO Broadcom variants of $GOOGL TPU v9 may incorporate Intel's EMIB, underlining a broader partnership to scale TPU production. https://t.co/1bO0NChOq2 pic.twitter.com/WLQLydQkqa
— ImNotHarsh | 📈💸 (@imnotharsh) 2026年2月20日

v8は、Mediatek と Broadcom で開発して、TSMCで製造する予定だが、TSMCの製造ボトルネックのために、v9 では Intel を使うということなのかな？

となると、いままで、TSMCの技術で構築してきた高速転送やHBMなどのIPはどうなったので、いつものようにGrokさんに聞いてみました。

TSMCで開発していた、高速転送やHBMインターフェースって、Intelでも大丈夫なの？

まずは、EMIB に関して回答

TSMCで開発された高速転送とHBMインターフェースのIntel互換性について

はい、TSMCで開発されていた高速転送（例: 高速インタコネクトやSerDes、ICI: Inter-Core Interconnectなど）とHBM（High Bandwidth Memory）インターフェースは、Intelの技術（特にEMIB: Embedded Multi-Die Interconnect Bridge）で基本的に対応可能で、「大丈夫」なレベルです。以下で詳しく説明しますが、これは業界レポートや技術比較に基づくもので、Google TPU v9の文脈では特にTSMCの供給制約を回避するための移行が進められているようです。IntelのEMIBはTSMCのCoWoS（Chip on Wafer on Substrate）と競合する先進パッケージング技術として位置づけられ、互換性や性能面で代替として機能します。

なぜIntelで大丈夫なのか？（互換性のポイント）

HBMインターフェースの対応:
- TSMCのCoWoSはHBMを統合するために大規模なシリコンインターポーザーを使いますが、IntelのEMIBは小さなシリコンブリッジを基板に埋め込んでチップレットとHBMを接続します。これにより、HBM3Eや将来のHBM4/HBM4Eとの統合が可能です。EMIB-T（EMIBの拡張版）ではThrough-Silicon Vias (TSV)を追加し、電力供給と信号安定性を向上させており、TSMCで開発されたHBMインターフェースをそのまま移行できます。実際、EMIBはHBMの広いI/O帯域をサポートし、AIアクセラレータのような高帯域メモリ需要に適しています。
- 例: Google TPU v9では、TSMCの2nm/3nmダイをIntelのEMIBでパッケージングする計画があり、HBMの互換性が確保されています。MediaTekやBroadcomのバリアントもこれを採用し、HBM4Eへの直接移行を検討中です。
高速転送（インタコネクト）の対応:
- TSMCのCoWoSはダイ間の高速転送をインターポーザーで実現しますが、EMIBはブリッジ技術で高密度インタコネクトを提供し、SerDes（Serializer/Deserializer）のような高速シグナルを効率的に扱えます。EMIBはコストを30-40%削減し、熱管理や信頼性を向上させるため、TSMCの開発をIntelに移行しても性能劣化は最小限です。特に、TPUのICI（Inter-Core Interconnect）のような大規模スケーリングでは、EMIBがボトルネックを解消します。
- 利点: EMIBは大型ダイ（最大120×180mm）をサポートし、TSMCのCoWoS（現在3.5×レチクル程度）の制限を超えられます。これにより、TPU v9のような複雑なAIチップで高速転送を維持可能です。

潜在的な課題と解決策

課題: TSMCのCoWoSはNVIDIAやAMDで広く使われており、成熟度が高いですが、容量不足（バックログ）が問題。IntelのEMIBはまだ大規模商用事例が少ないため、初期の収率や熱管理で調整が必要かも。ただし、Googleはこれを2027年のTPU v9で試験的に導入し、MetaもMTIAで検討中です。
解決: IntelはEMIBを米国内製造にシフトし、サプライチェーンを多様化。TSMCのダイをIntelでパッケージングするハイブリッドアプローチ（例: MediaTekの注文）が採用され、互換性を確保。業界ではAppleやQualcommもEMIBを評価しており、信頼性が高い証拠です。

比較表: TSMC CoWoS vs Intel EMIB（HBM/高速転送視点）

項目	TSMC CoWoS	Intel EMIB
HBM対応	フルインターポーザーで高帯域HBM統合	ブリッジ+TSVでHBM4Eまでサポート
高速転送	広帯域インタコネクト（SerDes対応）	高密度ブリッジで同等帯域、コスト低
コスト/信頼性	高コスト、容量制約あり	30-40%安価、熱/信号安定性向上
TPU v9適用例	従来世代のベース	v9で試験導入、TSMCダイ互換
スケーラビリティ	2027年までに9.5xレチクル拡大	即時120×180mm大型ダイ対応

TSMCで開発してきたこれらIPをIntel Foundryでも大丈夫なの？

次は、IP関連

TSMCで開発されたIPのIntel Foundryへの移行可能性について

はい、TSMCで開発・蓄積されてきたIP（Intellectual Property、つまり高速転送インターフェース、HBMコントローラー、SerDes、電源管理などの設計資産）をIntel Foundry（IFS: Intel Foundry Services）で使用するのは、基本的に「大丈夫」であり、実現可能です。Google TPU v9の文脈では、TSMCの供給制約を回避するためのハイブリッドアプローチ（TSMCダイ + Intelパッケージング）が進められており、IPの互換性やポート（移植）が考慮されています。以下で詳しく説明しますが、これは業界レポートに基づくもので、完全な移行にはエンジニアリング調整が必要になる場合があります。

IP移行の背景と互換性

IPの性質とプロセス依存: TSMCで開発されたIPは、TSMCのプロセスノード（例: N3、N2、A14など）に最適化されていますが、多くのIPはプロセス独立性が高く、ファウンドリ間でポート可能です。特に、GoogleのTPU IP（アーキテクチャ、命令セット、ソフトウェアスタック）はGoogle自身が所有しており、BroadcomやMediaTekが実装を担っています。これらはTSMC依存ではなく、Intelの18A-Pや14Aノードに適応できます。Intel Foundryは、TSMCのPDK（Process Design Kit）と互換性のあるEDAツールやIPパートナーを拡大しており、顧客設計のシームレス統合をサポートしています。
ハイブリッド製造の例: Google TPU v9では、TSMCの2nm/3nmダイをIntelのEMIB-T（Embedded Multi-Die Interconnect Bridge with Through-Silicon Vias）でパッケージングする計画が報じられています。これにより、TSMCで開発されたHBMインターフェースや高速転送IP（例: ICI: Inter-Core Interconnect, SerDes）をIntelの技術で扱えます。MediaTekはEMIB経験を持つエンジニアを募集し、TSMCダイのIntelパッケージングを推進中です。このアプローチは、IPの再利用を前提としており、コスト削減と供給多様化を実現します。
Intelの強みと対応: Intel Foundryは、TSMCのCoWoSに匹敵するEMIB/Foverosを提供し、大型ダイ（120×180mm）をサポート。TSMCの容量不足（NVIDIA/AMDの優先）が課題の中、Intelは米国内製造を強化し、AppleやQualcommからも興味を集めています。IP移行の障壁として収率や電力最適化が挙げられますが、IntelはTSMCの元幹部を招聘し、技術共有を進めています。これにより、TPUの独自要件（48V電源、液体冷却、ICIネットワーク）も対応可能です。

潜在的な課題と解決策

課題: IPの完全なポートには、プロセス違いによるタイミング調整や電力消費の最適化が必要。TSMCの独占的優位（例: HBM4供給）が残るため、フル移行ではなく部分移行（パッケージングのみ）が現実的。顧客の信頼性確保が鍵で、IntelはまだTSMCほどの成熟度がないとの指摘もあります。
解決: IntelはTSMCとの協力歴（例: GPUアウトソーシング）があり、ジョイントベンチャーの噂も。GoogleはBroadcom/MediaTek経由でIPを管理し、ファウンドリを柔軟に切り替え。MetaのMTIAでもIntel評価が進んでおり、業界全体で移行が加速中です。

比較表: TSMC IP vs Intel Foundry移行のポイント

項目	TSMCでの開発状況	Intel Foundryでの対応可能性
HBMインターフェース	CoWoS統合で最適化、HBM3E/HBM4対応	EMIB-TでTSMCダイ統合、互換性高
高速転送IP (SerDes/ICI)	TSMC PDK依存、高帯域実績	Broadcom管理でポート可能、EMIB対応
電源管理/冷却	TPU独自48V対応	Intelの電源IP統合、液体冷却サポート
全体互換性	成熟度高、容量制約あり	ハイブリッドで実現、米国内供給優位
移行例	TPU v7までTSMC独占	TPU v9でMediaTek経由の試験導入

結論として、IP移行は技術的に実現可能で、Googleの戦略的シフトを支えています。

テストチップを作って、評価をしているの？

テストチップを作って、評価すると思うんだけど、そこんところどうなんだろうか？

はい、Google TPU v9に関連するテストチップの作成と評価は進行中である可能性が高いです。直接的な公式発表はまだありませんが、業界レポートやIntelの公開情報から、Intel FoundryがTPU v9向けの先進パッケージング技術（EMIB）を検証するためのテスト車両（test vehicle）を開発・展示しており、これが評価フェーズを示唆しています。以下で詳しく説明します。情報は2026年2月現在のレポートに基づき、TPU v9のリリースが2027年予定のため、開発段階の推測を含みます。

テストチップの存在と内容

IntelのAI Chip Test Vehicle: Intel Foundryは、2026年1月に「AI chip test vehicle」と呼ばれるテストチップを公開しました。これは、将来のAI/HPCアクセラレータ（例: TPU v9のようなカスタムAIチップ）の製造可能性を実証するためのものです。主な特徴:
- 構成: 4つのロジックタイル（計算コア）、12スタックのHBM4メモリ、2つのI/Oタイルを統合した巨大なSiP（System-in-Package）。
- サイズ: 8xレチクルサイズ（従来のチップの8倍の面積に相当）、EMIB-T技術を活用して大型ダイ（最大120×180mm）をサポート。
- 目的: これは動作する商用AIアクセラレータではなく、組み立てとパッケージングの検証用。TSMCのCoWoSを超えるスケーラビリティを示し、TPU v9のハイブリッド製造（TSMCダイ + Intelパッケージング）を想定したデモです。IntelはこれをHPC/AI向けのプロモーション資料で強調しており、Googleの提携を念頭に置いていると見られます。
Googleの関与: TrendForceのレポートによると、Googleは2027年のTPU v9でEMIBを「試験導入（trial）」する計画で、MediaTekとBroadcomのバリアントを含みます。これらのバリアントはTSMCの2nm/3nmダイをIntelのEMIBでパッケージングするハイブリッドアプローチで、テストチップ段階での評価が前提となります。MetaのMTIAアクセラレータも同様にEMIBを評価中です。
MediaTekの役割: MediaTekはEMIB経験を持つエンジニアを募集し、TSMCダイのIntelパッケージングを推進。TPU v9のデュアルSKU（Broadcom/MediaTek版）で、MediaTek版はシンプルな構成が予想され、テストチップで性能/信頼性を評価している可能性が高いです。

評価の進捗と課題

評価状況: レポートでは、GoogleがEMIBを「積極的に評価」しており、Intel Foundryの生産能力（米国中心）がサプライチェーン多様化のニーズに合致。テスト車両の公開は、収率、熱管理、信号安定性の検証を意味し、TPU v9のプロトタイプ評価が進んでいる証拠です。ただし、Intelの技術はTSMCほど成熟しておらず、NVIDIAが過去にIntelプロジェクトを技術的問題で中止した事例もあります。
タイムライン: TPU v9のリリースが2027年なので、現在（2026年）はテストチップ/プロトタイプの評価フェーズ。Intelの18A-P/14Aノードを活用し、HBM4E統合や高速転送の互換性をテスト中と推測されます。成功すれば、Intel Foundryの収益を数十億ドル押し上げる可能性があります。

比較: TPU世代のテスト進化（参考）

世代	テストチップ/評価の例	主な焦点
TPU v7 (Ironwood)	2025年リリース前に内部テスト、Anthropicとのパートナー評価	推論最適化、9,216チップポッド
TPU v8	限定的情報、Broadcom/MediaTekのデュアルSKUテスト	ハイブリッドパッケージング初期検証
TPU v9	Intel EMIBテスト車両公開（2026年1月）	大型ダイ統合、TSMCダイ互換性評価

結論として、直接的な「TPU v9テストチップ」の公表はないものの、Intelのテスト車両がこれに相当し、評価が進んでいる形跡があります。

おわりに

v8 までは、TSMCで決まっているが、v9 では選択肢として、Intel もありって感じなんですかね。

AI Chip って、

NVIDIA
Google
AMD

って感じになっているような気がしますが、どうなんでしょうかね。