はじめに
Cerebras Systemsは、先日、追加で $1B の資金調達をしました。
これにより、
- 2016年5月頃 : Series A | $27M
- 2016-2017年頃 : Series B/C | $60M前後
- 2019年11月 : Series E | $270M+
- 2021年11月 : Series F | $250M
- 2025年9月30日 : Series G | $1.1B => $8.1B
- 2026年2月3日 : Series H | $1.0B => $23B
評価額が $23B になり、資金調達の総額は $2707M ($2.7B) になりました。
IPOの準備をしているようですが、その前に資金が必要なんですかね。
ということで、今回は、次のWSEである CS-4 について妄想したいと思います。
CS-3 の振り返り
CS-3 の仕様は、
です。
CS-4 の妄想
Grok 4.1 Beta さんに聞いてみました
- 3D積層SRAM追加
- メモリ容量/帯域の劇的増強
- FP4/FP8対応強化
となり、TSMC N5 => N3 になり、SRAMの面積がそれほど、小さくならないということなので、SRAMがたくさんあるという特徴を実現するために、3D積層SRAMになるということですかね。
Cerebras Systemsの職のところを見たら、ありました。
- 3D Physical Design Engineer
ロジック密度は1.6〜1.7倍 になるので、3. の対応はできそうです。
メモリの帯域は、3D積層SRAMになると、解決できるのですかね。。
この3D積層SRAMは、WoW (Wafer on Wafer) なのかを Grok 4.1 Beta さんに聞いたら、
- AMD V-Cache / Infinity Cache風のチップレット積層
- SRAM容量を320GB級まで爆増（WSE-3の44GBから7倍以上）
帯域も劇的向上
小さいSRAMチップレットを複数積む方が歩留まり・柔軟性が高い
- フルウェハWoWだと、SRAMウェハの欠陥が全体に致命的 → ウェハスケールではリスク大
ということで、WoW じゃないようです。
Wafer の上に、小さな SRAM (といっても、 7 x 14 のブロックに対応した SRAM が積層されると思う) が並んでいるんでしょうかね。
おわりに
TSMC N3 の Wafer は、N5 の Wafer よりもお高いのと、開発費もかかるので、CS-3 よりは高くなるんでしょうね。
Xの下記の投稿では、N5/4とN3のWafer Priceはそれほど違いが無いような感じになっていますが、
— X86 is dead&back (@x86deadandback) 2026年2月9日
で、Network は、CS-1/2/3 と同じく、100G x 12 なんでしょうかね。
