以下の内容はhttps://vengineer.hatenablog.com/entry/2025/02/27/080000より取得しました。


AMD EPYC の I/O die を Samsung 4nm で開発するの?

はじめに

Xの投稿に、AMD EPYC の I/O die を Samsung 4nm で開発するの?というような投稿が流れてきましたので、記録に残します。

AMD EPYC I/O die

このブログでも AMD EPYC の I/O die については、取り上げています。

vengineer.hatenablog.com

vengineer.hatenablog.com

vengineer.hatenablog.com

vengineer.hatenablog.com

vengineer.hatenablog.com

  • Rome (Zen 2) および Milan の I/O die は、GF 12nm のようです。

  • Genoa (Zen 4)の I/O die は、TSMC 6nm のようです。

  • Turin (Zen 5) の I/O die は、TSMC の 6nm or 5nm のようです。

Zen 6 の I/O die が対象?

TSMC の 4nm が NVIDIAGPU で人気っぽいので、Samsung の 4nm を使うということですかね。

Samsung の 4nm で、PCIe Gen5 (もしかしたら、Gen6) って、どうなんですかね。。。

おわりに

TSMCがあまりにも人気なので、Samsung を使う。

なんか昔、QualcommNVIDIA も同じことを言ってい、Samsung を使っていましたが、今は、TSMC になっていますね。

一時的だからOKという感じじゃないんでしょうが、スケジュールにミートしないとまずいからね。

とりあえず、TSMCSamsungの両方を開発する作戦になりますかね。費用はそれなりに係りそうですが。。。。




以上の内容はhttps://vengineer.hatenablog.com/entry/2025/02/27/080000より取得しました。
このページはhttp://font.textar.tv/のウェブフォントを使用してます

不具合報告/要望等はこちらへお願いします。
モバイルやる夫Viewer Ver0.14