はじめに
Broadcomの資料にあった第3のCUSTOMERが ByteDance では?というのが流れてきましたが、下記のようにBloomBergの記事が出たようです。
それでは、
Let's 妄想
Bloomberg の記事の内容
- 5nm の データセンタ用AIプロセッサの開発を協議
- 7nm のデータセンタ用AIプロセッサは既に供給済み
この点について、Broadcom の資料を振り返ってみます
下記の図は、Broadcom の資料からです。説明のために引用します。

上記のように、Customer #3 は、 2024 年に Ramp -> Production になっています。
この Production が 7nm であるとすると、5nm は 2025 年では間に合わないのでは?
ByteDance の職
検索したら、LinkedIn に出てきました。絶対に無くなるので、画像として残します。

テキストとしても、残しておきます。
About The Team: This team is at the forefront of technological innovation, specializing in the design, development, and production of CPUs for ByteDance data center servers. Leveraging a team of highly skilled engineers, researchers, and experts, the unit focuses on creating high-performance, energy-efficient, and reliable chips that power a wide range of electronic devices and systems. Responsibilities Develop UVM based test bench Develop simulation methodology for automated and re-usable environments. Define and execute test plan towards coverage target Support performance verification, power-aware simulation, RTL/FW co-simulation, and GTL simulation. Debugging regression failures Improve and refine verification process Qualifications Minimum Qualifications: Bachelor of Science in Computer Science, Electrical Engineering, or related fields Industry experience as Design Verification Engineer Preferred Qualifications: In-depth knowledge of UVM, System Verilog, Makefile, Perl, Python, and C/C++ In-depth knowledge of AMBA CHI-E, ACE-lite 4/5 protocols, SMMU, IO Coherency, and Scheduler Experience with chip interlinking protocols like UCIe, CXL and CCIX Autonomous, result-oriented, milestone-driven, and a thorough approach to work Proven ability to work well in a team Have skills: NVMe, SR-IOV, S-IOV, and Compression algorithm
This team is at the forefront of technological innovation, specializing in the design, development, and production of CPUs for ByteDance data center servers.
とありますね。AIプロセッサではなく、CPUなんですね。とは言え、上記にはCPUっぽいものがありません。
- AMBA CHI-E, ACE-lite 4/5, SMMU, IO Coherency, and Scheduler
- UCIe, CXL and CCIX
- NVMe, SR-IOV, S-IOV, and Compression algorithm
ともあります。CPUコアの部分はあるので、他の部分のIPなのでしょうか?
LinkedIn を調べてみたら、
この方のところに、

Work on compiler for new GPGPU for ML accelerator.
とあります。
この方のところに、

NVLink/Inhouse Link
この方のところに、

2022年から : Working on future hardware products :)
おわりに
ByteDanceの情報、ちょこっと出てきました。
これから 5nm なので、最先端ではなさそう。とは言え、米国内の開発拠点だと。。。。
では、ここまでで
次回も、Let's 妄想