@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった
ちょっと流れてきたので、
72個のArm ZeusをMeshで接続して、HBM2Eを4個、DDR5を4から6個もつながると。
TSMC 7nm。
72個ということは、8x9なのかな。。。
記録として、画像を引用します。
画像を見ると、12x6でした。
上に12x3、下に12x3って感じですね。
両サイドの上下に各1個、合計4個のHBM2E
DDR5は、上に3個、左に1個、右に1個で、合計で5個。
下には、外部とのインターフェースで使用するSerDesかな。
上下2段で10個の塊が左右に3個づつで6個。。
4月の時点で、Arm Zeusのライセンス契約はしていたみたい。
ちなみに、Arm Zeus については、こちら。
