@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった
Googleの下記の発表。Chip DesignにDeep Reinforcement Learningを適用。
実際は、「Chip Placement with Deep Reinforcement Learning」
Chip Design ではなく、Chip Placement。
半導体開発における、配置に、Deep Reinforcement Learningを適用。
で、Deep Reinforcement Learning 側の人は、Google の中に大勢いるので問題ないが、Chip Placement 側の人って、居るのかな？
Cadence や Synopsys と組んでやっているのか？と思っていましたが、
論文の著者の中に、居るようですね。半導体バックエンドのツール開発していた人が。
最後の論文の謝辞のところに、
Google Chip Implementation and Infrastructure (CI2) Team
というのが気になりました。。
David Patterson先生のお名前も。
