以下の内容はhttps://vengineer.hatenablog.com/entry/2019/11/22/060000より取得しました。


NNgenをFPGAXのTL中にオープンソース化する

@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそすべては、SystemC v0.9公開から始まった

(2018年9月17日 電子情報通信学会リコンフィギャラブルシステム研究会にて発表された「ディープニューラルネットワーク向け拡張可能な高位合成コンパイラの開発」

ディープニューラルネットワーク向け拡張可能な高位合成コンパイラの開発 from Shinya Takamaeda-Y

www.slideshare.net

この時は、大人の事情で、ソースコードの公開はされていませんでした。

しかしながら、先日のfpga-x #12にて、

(今回は東工大だったので、平日&遠いので行きませんでしたが、TwitterのTLにて流れてくる情報にて)

fpgax.connpass.com

後半のTLにて、イケメンのお兄さんが

 にて、NNgen をオープンソース化に、29頁に

「これからNNgenをオープンソース化します!」となって、オープンソース化されました。

github.com

そして、v1.1 になり、

 ソースコード解析のOKもでました。

 コニカミノルタとの共同開発のプレス発表も

 

サクッて見てみたんですが、Veriloggenベースなので、Veriloggenを学ばないと、ダメなことが分かり、

github.com

Veriloggenに関するスライドは、いっぱいありますよ。

マルチパラダイム型高水準ハードウェア設計環境の検討 from Shinya Takamaeda-Y

www.slideshare.net

Veriloggen: Pythonによるハードウェアメタプログラミング(第3回 高位合成友の会 @ドワンゴ) from Shinya Takamaeda-Y

www.slideshare.net

PythonとVeriloggenを用いたRTL設計メタプログラミング from Shinya Takamaeda-Y

www.slideshare.net

助教が吼える! 各界の若手研究者大集合「ハードウェアはやわらかい」 from Shinya Takamaeda-Y

www.slideshare.net

Pythonによるカスタム可能な高位設計技術 (Design Solution Forum 2016@新横浜) from Shinya Takamaeda-Y

www.slideshare.net

Veriloggen.Stream: データフローからハードウェアを作る(2018年3月3日 高位合成友の会 第5回 @東京工業大学) from Shinya Takamaeda-Y

www.slideshare.net




以上の内容はhttps://vengineer.hatenablog.com/entry/2019/11/22/060000より取得しました。
このページはhttp://font.textar.tv/のウェブフォントを使用してます

不具合報告/要望等はこちらへお願いします。
モバイルやる夫Viewer Ver0.14