MICRO 2025の論文が公開されている。全部を一から読むのはきついので、AIに頼んで概要を掴んでみることにした。まずはMicroarchitecture の Prefetchのセクションから。
※このセクションはAI生成による文章を含みます。誤りや不正確な情報が含まれている可能性がありますので、ご注意ください。
| タイトル |
Micro-MAMA: Multi-Agent Reinforcement Learning for Multicore Prefetching |
| 背景 |
強化学習（RL）によるマイクロアーキテクチャ制御は高い適応性を持つが、マルチコア環境では複数エージェントが帯域を奪い合い最適化に失敗しやすい。 |
| 課題 |
各コアのRLプリフェッチャが独立に最適化を行うと、全体性能や公平性を損なう。 |
| 提案 |
分散型バンディットエージェントを中央スーパーバイザが協調制御する軽量MARLフレームワーク「µMama」を提案。 |
| 評価 |
8コア環境でスループットを2.1%、公平性を10.4%向上し、帯域制約が強い場合ほど効果が高いと示す。 |
| Abstract |
マルチコア環境におけるプリフェッチ最適化では、各コアの強化学習（RL）プリフェッチャが独立して行動することで、全体的な効率や公平性が損なわれる問題がある。本研究では、軽量なマルチエージェント強化学習（MARL）方式「Micro-MAMA」を提案する。これは、各プリフェッチャを分散バンディットエージェントとしてモデル化し、中央監視スーパーバイザがそれらの行動を協調制御する仕組みを導入する。評価の結果、帯域制約のある環境下でスループットを向上させ、公平性を改善することを示した。 |
| タイトル |
RICH Prefetcher: Storing Rich Information in Memory to Trade Capacity and Bandwidth for Latency Hiding |
| 背景 |
NVMやCXLメモリなどの高容量・高帯域メモリは高レイテンシを伴い、従来のプリフェッチャでは性能向上が限定的。 |
| 課題 |
豊富なメタデータをどのように効率的に利用し、オーバーヘッドを抑えながら性能向上に結びつけるか。 |
| 提案 |
多段階の領域サイズとトリガを組み合わせ、オンチップ・オフチップ階層的メタデータ構造を持つ「RICH」プリフェッチャを提案。 |
| 評価 |
高レイテンシ環境でBingo比8.3%、PMP比6.2%性能向上し、通常環境でも3.4%改善を達成。 |
| Abstract |
メモリ容量と帯域を活用してレイテンシを隠蔽する新しいプリフェッチ手法「RICH」を提案する。RICHは、オンチップキャッシュ容量が限られた状況でも、豊富なメタデータをメモリに保存し、アクセスパターンの理解を深めることで高精度なプリフェッチを可能にする。これにより、キャッシュ容量と帯域をトレードオフしつつ、メモリアクセス遅延を効果的に隠蔽できる。実験では、従来のプリフェッチャよりも性能を向上させ、メモリシステムの利用効率を高めた。 |
| タイトル |
Software Prefetch Multicast: Sharer-Exposed Prefetching for Bandwidth Efficiency in Manycore Processors |
| 背景 |
多コア化に伴い、共有データアクセスによるNoCおよびLLC帯域の逼迫が深刻化。 |
| 課題 |
共有データのシャレア（共有者）を正確に特定し、スレッド進行の差を考慮して帯域効率的なマルチキャストを行うことが困難。 |
| 提案 |
ソフトウェアが共有者情報を露出し、代表スレッドによるプリフェッチ・マルチキャストを行うSPM（Software Prefetch Multicast）を提案。 |
| 評価 |
16コアでNoC帯域を42%削減、速度1.28×向上、64コアでは帯域50%削減・最大1.86×高速化を実現。 |
| Abstract |
コア数の増加により、ネットワークオンチップ（NoC）およびLLC帯域への圧力が重大なボトルネックとなっている。これに対し本研究では、ソフトウェア・ハードウェア協調設計に基づく「Software Prefetch Multicast（SPM）」を提案する。SPMは、スレッド間で共有されるデータを効率的にマルチキャストするため、ソフトウェアが共有者情報（sharer set）を明示的にハードウェアに伝える新しいインタフェースを導入する。代表スレッドによるプリフェッチ要求に基づき、LLCがグループ単位でデータ配信を行う。16コア構成で平均42%の帯域削減と1.28×の性能向上、64コア構成で最大1.86×の高速化を達成した。 |
| タイトル |
Symbiotic Task Scheduling and Data Prefetching |
| 背景 |
ハードウェアタスク並列化は細粒度タスクを高速処理できるが、短命タスクでは従来のプリフェッチャが効果を発揮しない。 |
| 課題 |
タスクスケジューラとプリフェッチャの非連携により、DRAMレイテンシが性能を制約している。 |
| 提案 |
タスク記述子からデータアクセスを予測するTask-Seeded Prefetcher (TSP) と、プリフェッチ状態を考慮してタスク割当を最適化するMemory Response Scheduler (MRS)を提案。 |
| 評価 |
256コア環境で最大3.1×、幾何平均1.4×の性能向上を実現し、既存ハードウェアタスクスケジューラと統合可能性を示す。 |
| Abstract |
ハードウェアタスク並列処理の環境では、従来のプリフェッチ機構が短寿命タスクに対して十分に機能しない。本研究は、タスクスケジューリングとプリフェッチを相互補完的に統合する「共生的スケジューリング」フレームワークを提案する。タスク記述子を解析してデータアクセスを予測し、プリフェッチ精度を高めるTask-Seeded Prefetcher (TSP) と、メモリレスポンスを考慮してタスクの発行順序を最適化するMemory Response Scheduler (MRS)を組み合わせる。これにより、レイテンシを大幅に削減し、マルチタスク環境で性能を最大化できる。 |
| タイトル |
Elevating Temporal Prefetching Through Instruction Correlation (Kairos) |
| 背景 |
時間的相関プリフェッチャは不規則アクセスを扱えるが、メタデータの効率利用と有効性判定が課題。 |
| 課題 |
有用なメタデータを低コストで特定し、無駄なプリフェッチを抑制する手法が欠如している。 |
| 提案 |
命令レベル相関を利用して再利用性の高いメタデータを動的に選別し、カバレッジ追跡により不要エントリを除外する「Kairos」を提案。 |
| 評価 |
IP-stride比25.2%高速化、Triangel比10.1%性能向上し、ストレージを2桁削減。 |
| Abstract |
時間的相関プリフェッチャは、アクセスの不規則性を学習してレイテンシを隠蔽するが、メタデータの利用効率が低いという問題がある。本研究では、「Kairos」という新たなプリフェッチャを提案し、プログラム中の重要なメモリアクセス命令を特定して、それに基づくメタデータの有効性を追跡する。これにより、再利用性の低い情報を排除し、高価な観測プロセスを省略しつつ、高カバレッジなプリフェッチを実現する。Kairosは、既存のTriangelプリフェッチャを10.1%上回る性能を示し、メタデータストレージを100分の1に削減する。 |
| タイトル |
Ghost Threading: Helper-Thread Prefetching for Real Systems |
| 背景 |
ヘルパースレッディングは有効なプリフェッチ手法だが、従来は専用ハードウェアを必要とし実システムで利用困難。 |
| 課題 |
ヘルパースレッドの実行タイミング（早すぎ・遅すぎ）をリアルシステム上で正確に制御するのが難しい。 |
| 提案 |
SMTの空きコンテキストで軽量プリフェッチスレッドを走らせ、serialize命令で実行速度を制御するソフトウェア専用手法「Ghost Threading」を提案。 |
| 評価 |
Intel実機で1.33×平均高速化を達成し、他のソフトウェアプリフェッチ・並列化技術を上回る省エネ性も確認。 |
| Abstract |
メモリレイテンシは多くのアプリケーションで主要なボトルネックであり、ヘルパースレッディングはその解決策として有効だが、多くの手法はハードウェア支援を前提としており、実システムで利用できない。本研究は、ソフトウェアのみで動作するヘルパースレッドプリフェッチ手法「Ghost Threading」を提案する。Ghost Threadingは、同一コア内のSMTコンテキスト上で軽量スレッドを実行し、serialize命令を用いてスレッド間同期を低コストに制御することで、適切なタイミングでデータをプリフェッチする。実際のIntelプロセッサ上で最大1.33×の性能向上とエネルギー効率改善を達成した。 |
