上記の文章が面白かったので日本語にしてみる：
RISC-Vは比較的若く、オープンソースの命令セットである。 これまでのところ、RISC-Vはマイクロコントローラーや学術用アプリケーションで支持を得ている。 例えば、Nvidiaは自社のGPUに搭載されているFalconマイクロコントローラーをRISC-Vベースのものに置き換えた。 バークレー校のBOOMのように、数多くの大学プロジェクトでもRISC-Vが使われている。 しかし、RISC-Vをより消費者の目に触れやすい、より高性能なアプリケーションに移行させるのは、骨の折れる作業である。 SiFiveは、RISC-V CPUをより高い性能目標に向けて推進する上で重要な役割を担っており、Arm（同社）と類似した立場を占めている。 アームとSiFiveはともにIPブロックを設計し、ライセンス供与する。 完全なチップを作成する作業は、実装者に任されている。
CPUブロックを設計することで、SiFiveとArmはそれぞれのISAエコシステムにおいて、より高性能な設計を構築するための参入コストを下げることができる。 しかし、RISC-Vエコシステム内でそれを実現するためには、SiFiveは強力なCPUコアを開発する必要がある。 ここでは、SiFiveのP550を見てみよう。 このコアは、「同等のArm Cortex A75の半分以下の面積で30％高い性能」を目指している。
Armのコアと同様に、P550の性能は実装方法に大きく依存する。 この記事では、Eswin EC7700X SoCに実装されたP550をテストする。 このSoCは、1.4GHzのクアッドコアP550クラスタを搭載し、4MBの共有キャッシュを備えている。 EIC7700XはTSMCの12nm FFCプロセスで製造されている。 このSoCをホストするSiFive Premier P550 Dev Boardには、16GBのLPDDR5-6400メモリが搭載されている。 文脈のために、Pixel 3aに搭載されたクアルコムSnapdragon 670の比較データを集めてみた。 Snapdragon 670は、2GHzで動作するデュアルコアのArm Cortex A75クラスタを搭載している。
概要
P550は、13段のパイプラインを持つ3ワイドのアウトオブオーダコアである。 アウトオブオーダ実行は、命令レベルの並列性を引き出すために、コアが停止した命令を通過することを可能にする。 最新のCPUではキャッシュとメモリのレイテンシが重要なリミッターとなり得るため、高性能を達成するためにはアウトオブオーダ実行が不可欠である。P550はSiFive初のアウトオブオーダ設計からかなり経過して設計された。SiFive初のアウトオブオーダCPUはU87であり、U87も3ワイドのアウトオブオーダ設計である。 P550はその数年後であり、より成熟しているはずだ。
ArmのCortex A75も3ワイドのアウトオブオーダーコアである。 ArmのCortex A73の改良版であり、アウトオブオーダーのリタイアなどの特徴的な機能を継承している。 Anandtechによると、A75は11～13段のパイプラインを持つとのことだが、彼らの図によると、最小ミス予測ペナルティは11サイクルに近いようである。
一般的に A75 はこんな感じである。コアの調査はまだ終わっていない
SiFiveのP550と同様、Arm Cortex A75は、そこそこの大きさのアウトオブオーダー実行エンジンを搭載している。 どちらも、現在のIntelやAMDの高性能設計とはかけ離れており、低消費電力と面積のために最適化されている。
