RISC-Vの高性能アウト・オブ・オーダCPU XiangShanについての資料を読む (5. Kuminghuのマイクロアーキテクチャ)

HPCA2024で開催された、RISC-Vのアウト・オブ・オーダCPU XiangShanについての資料が公開されていたので、読んでみることにした。 じっくり読みたいので、1ページずつ要点を抑えていく。

次は、マイクロアーキテクチャのトピックについて。続き。

xiangshan-doc.readthedocs.io

---

• 実装はハードウェア記述言語Chiselで行っている。
  • いくつかの高性能ユーティリティを実装した。

• 性能カウンタを搭載し、性能を簡単に測定できるようにする。

• KunmingHu : 第3世代のマイクロアーキテクチャ
  • Beijing Institute of Open Source Chip (BOSC) と共同で開発
  • RISC-V Vector Extension 1.0をサポート
  • RISC-V ハイパーバイザをサポート
  • ループ予測器、ループバッファをサポート
  • 命令キュー・実行ユニット・ロードストアユニットをリファクタリング
  • L1Dプリフェッチャを実装
  • AMBA CHI互換

• KunmingHu の性能見積もり
  • Simpointによりチェックポイントを測定。
  • 3GHzで44.98のスコアを想定。