なんとなくSynopsysが発表したRISC-Vコアのラインナップを眺めていたのだが、結構重装備なコアが用意されていてびっくりした、という話。
- ARC-V RMX Series：組み込み向け32ビット・ローパワー・プロセッサ
- 3~5ステージパイプライン
- 低消費電力構成向け
- ARC-V RHX Series
- 高性能リアルタイム アプリケーション向け32ビット・ミッドレンジ・プロセッサ
- 2命令発行の10ステージパイプライン
- 1~16コアのマルチコア構成サポート
- ARC-V RPX Series：64ビット・高性能ホスト・プロセッサ
- SMPでLinuxブート対応
- 1~16コアのマルチコア構成サポート
おいおい、RHXからRVV拡張を載せてるぞ、かなりゴツイ設計になっているのでは。 そして機能安全も載せている。
あれ、RPXはSv32になっているけど64ビットコアだからSv39からSv48のはずじゃない？
これまでARCはIPのソバに乗せている小さなコアというイメージだったけど、ずいぶんと大きめの構成のものを用意してきた。
ハイパフォーマンス向けの構成はこちら。
https://www.synopsys.com/dw/ipdir.php?ds=arc-v-rpx-100
- Dual-issue, 64-bit processors for performance efficient host applications
- Multicore Processor versions with up to 16 CPU cores and up to 16 hardware accelerators
- Based on the RISC-V ISA, leveraging standard 64-bit protocols (and extensions)
- Hardware virtualization support
- Support for custom instructions
- Support for up to 64KB of L1 instruction and data cache
- Up to 128KB of unified private L2 cache per core
- Up to 16MB of shared cluster cache (L3)
- RISC-V Sv39 MMU with hardware page table walk and up to 4 MB page sizes
- Optional support for RISC-V defined vector extensions (RVV)
- Optional ARC Trace Interface support provides real-time trace debugging features
とはいえ、詳細なコアの仕様はあまり乗っていないのだな。
