OpenXiangShanのドキュメントを読んでいく

勉強のためにOpenXiangShanのドキュメントを読む。原文は中国語なので、翻訳しながらまとめていく。

xiangshan-doc.readthedocs.io

XiangShanとは

Chiselで開発されたオープンソースのRISC-Vプロセッサ。ロードマップは以下の通り。

• 2021年7月 雁栖湖アーキテクチャ。RV64GC, 28nmプロセスで1.3GHz
• 2022年3月 南湖アーキテクチャ。RV64GCBK, 14nmプロセスで2.0GHzを目標
• 昆明湖アーキテクチャ。現在進行中。

CPUパイプラインのフロントエンド、バックエンド、メモリアクセスパイプライン、L1キャッシュ、L2/L3キャッシュなどがすべて研究室のチームによって実装されている。

XiangShanプロセッサのフロントエンドは6命令発行で設計されている。

• フロントエンド
  • 分岐予測ユニット
  • 命令フェッチユニット
  • 命令バッファユニットなど
  • 命令キャッシュ
  • TLB
• バックエンド
  • デコードユニット
  • リネームユニット
  • リオーダバッファ
  • リザベーションステーション
  • 整数・浮動小数点レジスタファイル
  • 複数の整数・浮動小数点演算ユニット
  • ロードストアユニット
    • ロードパイプラインx2
    • ストアアドレスパイプラインx2
    • ストアデータパイプライン
    • ロードキュー
    • ストアキュー
    • ストアバッファ
  • データキャッシュ
  • TLB
  • プリフェッチャー